Pendeknya: TSMC baru saja mengumumkan peluncuran seluruh jajaran node kelas 3nm selama tiga tahun ke depan. Teknologi FinFlex barunya akan memberi desainer chip lebih banyak fleksibilitas untuk mengoptimalkan setiap sel standar untuk konsumsi daya, kinerja, dan kepadatan yang diinginkan.
TSMC baru saja meluncurkan seluruh rangkaian node proses N3. Perancang chip seperti AMD, Apple, Nvidia, dan bahkan Intel akan menggunakan node ini selama beberapa tahun ke depan untuk membuat chip mutakhir mereka.
Perusahaan Taiwan memiliki total lima node kelas 3nm yang berbeda. N3 akan memulai manufaktur volume tinggi akhir tahun ini, dengan chip pertama diharapkan mencapai pelanggan awal tahun depan. N3E akan diluncurkan nanti dengan peningkatan kinerja dan efisiensi, hasil yang lebih tinggi, tetapi kepadatan logika yang sedikit berkurang.
Sekitar tahun 2024, TSMC akan menghadirkan N3P yang fokus pada peningkatan kinerja. N3S, yang tidak ditampilkan dalam peta jalan TSMC, hanya disebutkan secara singkat dalam percakapan oleh SVP Kevin Zhang.
Akhirnya, N3X akan keluar sekitar satu tahun kemudian dan memungkinkan kinerja yang sangat tinggi pada tegangan yang lebih tinggi, dengan efisiensi dan biaya mengambil kursi belakang. Pendekatan ini mirip dengan proses N4X kelas 5nm yang memulai produksi volume tahun depan.
Node N3 dan N3E TSMC juga akan mendukung teknologi FinFlex baru perusahaan. Saat ini, perancang chip harus memilih satu perpustakaan untuk setiap blok dalam SoC. Dengan FinFlex, mereka tidak akan memiliki batasan ini dan akan dapat mencampur dan mencocokkan perpustakaan yang berbeda dalam setiap blok.
Mereka dapat menggunakan FinFET 2-1 (pintu tunggal gerbang ganda) di beberapa bagian untuk mengurangi konsumsi daya dan ukuran mati (biaya) dan memilih 3-2 FinFET di area lain di mana kinerja maksimum adalah yang terpenting. Sementara itu, 2-2 FinFET memberikan keseimbangan ukuran, kinerja, dan konsumsi daya.
TSMC juga menyebutkan node proses N2 yang akan datang, yang akan menggunakan transistor efek medan gate-all-around (GAAFET), dengan rencana untuk memulai produksi volume pada paruh kedua tahun 2025.
Dibandingkan dengan N3E, dilaporkan akan menarik daya 25-30 persen lebih sedikit pada frekuensi yang sama dan memungkinkan kinerja 10-15 persen lebih banyak dengan konsumsi daya dan jumlah transistor yang sama. Sementara itu, kepadatan chip dilaporkan akan meningkat lebih dari 10 persen.